

Anexa 2

Sisteme de achizitie, distributie si procesare a datelor utilizate in laborator

Introducere teoretica

Structura unui sistem de achizitii de date ("SAD")

Prin SAD se intelege totalitatea circuitelor care transformă semnalele analogice în semnale digitale interpretabile de un calculator. Un astfel de sistem contine un bloc de conditionare a semnalului (amplificare, filtrare trece jos, esantionare și memorare) și un circuit de conversie analog-digital (A/D). În figura 1 se dă schema bloc a unui SAD cu posibilitatea prelucrării simultane (prin multiplexare) a n proceze, $P_1 \dots P_n$.

SAD utilizat pentru obtinerea bibliotecii de sevente achizitionate

- Realizat de dl. Gheorghe Aprotosoaie (hard + soft), cu sprijinul d-lui Dragos Glod (hard)

a) Schema hardware

Placa de achizitie contine un circuit de esantionare-memorare S/H implementat cu LF 398 și un circuit de conversie A/D cu aproximări succesive pe 10 biti de tipul AD 571. Timpul de conversie pentru acest circuit este de 25 μ s. Schema este cea din figura 2 iar modul de comandă al SAD este ilustrat în figura 3.

Funcționarea circuitului este următoarea: frontul căzător al semnalului SC (start conversion) comandă trecerea în modul memorare și permite începerea conversiei. După aproximativ 25 μ s AD 571 termină conversia, lucru semnalizat prin activarea semnalului DR (data ready). După alte 0.5 μ s rezultatul apare la ieșirea circuitului. Calculatorul poate comanda începerea unui nou ciclu de achizitie după citirea datei de la ieșirea SAD.

Tensiunea alternativă de intrare maximă este 10 V_{yy}. Peste această valoare circuitul de achizitie limitează semnalul.

b) Modulul software

Procedura de achizitie este scrisă în limbaj de asamblare pentru mărirea vitezei de achizitie și este dată mai jos:





fig. 1

fig. 2



SC

DR

DATA

(HZ)

Universitatea TRANSILVANIA Brasov	
Title	
Laborator de ANALIZA SI SINTEZA CIRCUITELOR	
Size Document Number	
A	Analiza Spectrala
Date: July 6, 1994 Sheet 1 of 1	

fig. 3

```

BEGIN
    PORT [$037A] :=0;           { SC=1 }
    PORT [$037A] :=1;           { SC=0 }
    adr:=ADDR (WVAL[0]);       { adr contine adresa zonei }
                                { de date }
    ASM      MOV CX,nmax
              LES DI,dword ptr adr
loop1:   MOV AX,$0378          { port status si date }
              IN AX,DX
              TEST AH,$80          { test data ready }
              JZ loop1             { asteaptă data ready }
              MOV word ptr es:[DI],AX { scrie data }
              MOV DX,$037A          { reporneste achizitia }
              MOV AL,0
              OUT DX,AL
              MOV AL,1
              OUT DX,AL
              INC DI                { incrementarea adresei }
              INC DI                { datelor }
              LOOP loop1            { dacă CX<>0 asteaptă date }
END;

Programul are următorul meniu:
- achiziție date
- citire/salvare date
- vizualizare mărîtă ( zoom ) a anumitor zone din grafic
- calculul transformației Fourier rapide
- reprezentarea grafică a FFT

```

Biblioteca de secvențe temporale achiziționate :


EXTINCTI	DAT	3REC_25	DAT
MA_1K200	DAT	MA_500	DAT
MA_5000	DAT	REC_25	DAT
REC_375	DAT	REC_500	DAT
REC_F0	DAT	SIN_25	DAT
SIN_500	DAT	SIN_875	DAT
SIN_F0	DAT	SIN_F02	DAT
SIN_XXX	DAT	COERENTA	DAT
COER_F02	DAT	MODUFREC	DAT
MF_1K200	DAT	MA_1K50	DAT
MA_1K250	DAT	REC3	DAT
REC1	DAT	REC2	DAT

Placă de achiziția și distributia datelor

Placa de achiziție și distribuție a datelor ("PADD") utilizată în laborator lucrează pe 12 biți, având performanțe medii de viteză și precizie; este realizat de firma "DECISION-COMPUTER" International Co. Ltd. din Taiwan, sub indicativul "12 Bit AD/DA Card - 8905".

1. Interfata analogica - are 16 intrari și o ieșire (numărul mai mare de intrari e justificat de aplicațiile de industriale carora le este destinată placa) - legate la conectorul de spate, cu 25 de contacte, al placii. Pentru conexiuni exterioare sunt disponibile și tensiunile +/- 5V și +/- 12V prelevate de la sursa calculatorului gazda. (pentru PADD cu consum propriu mai mare decât pot asigura sursele auxiliare de -5V și +/- 12V ale calculatorului, sau cu alte tensiuni continue necesare funcționării, se poate dispune pe placă învertoră cu intrare de la sursa principală, pe +5V, a calculatorului sau borne de alimentare exterioară).

2. Interfata digitală - este compatibilă cu bus-ul de bază IBM - PC, XT, AT, etc., nefiind nevoie de extensii care apar începând cu standardul AT. Vom face referire atât pentru CAD cât și pentru CDA la notatiile din schema conversiei AD prezentată alăturată. Se utilizează 8 dintre liniile de date (SD0,...,7) - "System Data". Pentru lucrui pe 12 biți ele sunt "multiplexate în timp", adică se transmit întâi cei mai semnificativi 4 biți, pe S3,...,0 (jumătatea inferioară, "low nibble", a celui mai semnificativ octet, "high byte", al unei transmisiuni formal echivalente pe 16 biți din care primii 4 sunt menținuți pe 0) și apoi, octetul mai puțin semnificativ, "low byte". Cât privește semnalele de adresa, singurele care contează sunt SA0,...,9 - "System Address", cablate astfel încât placă SADD să aibă spațiu de adrese hexazecimale 278 ÷ 27F sau 2F8 ÷ 2FF, selectate cu comutatorul JP1 ("JumpPer 1") pentru a nu se intersecta cu spațiul de adrese al altor cuploare [anuntat de calculator în preambulul afisat pe ecran la pornire]. Într-adevar, întrucât toate comenziile date de calculator placii SADD actionează numai dacă circuitul SI-NU 74S30 numerotat U20, semnalează la ieșire coincidența intrarilor, și nevoie ca SA9 = 1, SA8 = 0 (pentru ca la ieșirea 3 a circuitului U19, SI-NU conectă ca inversor, să fie tot 1), SA7 = 0 (din aceeași motiv, dacă JP1 conectează pinii sa1 și 2) sau SA7 = 1 (JP1 leagă 2 cu 3). SA3÷6 = 1. Asadar, adresa binară este (00)SA9÷0 = (00)10 y111 1xxx adică, în hexazecimal, 278÷27F dacă y=0 și xxx = 000 ÷ 111, respectiv 2F8÷2FF dacă y=1. Cel mai puțin semnificativi 3 biți, S2÷0, constituie adresa unui demultiplexor (DMUX) 1 x 8, (74S138, poziția U15) care are "1", adică +5V la intrare și furnizează selectiv acest "1" pe cele 8 ieșiri (notate VAL1÷8, toate semnale de VALidare) după cum e adresată placă. Cu VAL0 s-a notat ieșirea circuitului de coincidență U20, care validează insuși DMUX U15. În plus fata de acest mod de cablare combinatorială, circuitul multiplu de coincidență SI-NU 74S30 U20 mai este conditionat și de intrările de pe bus ale unor semnale de control al perifericelor, furnizate direct de procesorul calculatorului: IOR ("Input or Output Request" - cerere de intrare sau ieșire) și non-IOW (activ pe 0, "non- Input or Output Write care indică tipul transferului, citire sau scriere-write", d.p.d.v.



al procesorului). Astfel, cînd calculatorul pune pe busul de adrese numarul hexazecimal :

278 / 2F8 ... citirea adresei canalului analogic de intrare AD
[se seteaza VAL1 care valideaza circuitele basculante bistabile (CBB) tip D ("delay" - intârziere), ne-figurate in schema, prin care trec semnalele de date furnizate de calculator spre a indica ce canal analogic e preluat pentru CAD]

279 / 2F9 ... citirea octetului inferior la CAD
[se seteaza VAL2 care valideaza cele 8 buffere cu trei stari ("0", "1" sau înalta impedanță - "high z"), grupate in 74LS244, figurat in schema alaturata la pozitia U5, prin care octetul inferior rezultat in urma CAD e trimis spre calculator ca SD7÷0]

27A / 2FA ... citirea octetului inferior la CAD
[se seteaza VAL3 care valideaza primele 4 buffere utilizate din 74LS244, figurat in schema la pozitia U16, prin care octetul inferior rezultat in urma CAD e trimis spre calculator ca SD7÷0]

27B / 2FB ... stergerea (resetarea) registrului de aproximari successive
[se seteaza VAL4 care reseteaza cele 12 CBB tip D (grupate, ce constituie registrul in care se inscriu aproximările successive ale intrarii CAD, ultima din ele fiind cea care a fost acceptata ca rezultat al conversiei la setarea lui VAL2 si VAL3]

27C / 2FC ... bascularea tactului pentru determinarea octetului mai putin semnificativ al CAD
[se seteaza (de 9 ori, pentru a obtine 8 basculari de tact, "clock", prin intermediul unor instructiuni de citire repetata, la care procesorul băsculeaza succesiv IOR si non-IOW) semnalul VAL5 care valideaza inscrierea in registru a noii aproximari, disponibila la iesirile de date ale PROM ("Programmable Read Only Memory") bipolar (pentru rapiditate ; si nu unipolar, care ar avea consum mai mic dar si viteza mai mica) 82S147 - U2. Asa cum vom vedea, solutia implementata pe SADD prezentat permite aproximari cu N biti in N etape successive.]

27D / 2FD ... bascularea tactului pentru determinarea celor 4 biti mai semnificativi ai CAD
[se seteaza (de 5 ori, pentru a obtine 4 basculari de tact), semnalul VAL6 care valideaza inscrierea in registru a noii aproximari, disponibila la iesirile de date ale PROM ("Programmable Read Only Memory") bipolar 82S129 - U8.]

27E / 2FE ... scrierea octetului mai putin semnificativ al CDA
[se seteaza VAL7 care valideaza scrierea in 8 CBB tip D grupate in registrul tampon octetului mai putin semnificativ al CDA, nefigurat in schema alaturata. Aceste 8 biti sunt mentinuti la intrarea CDA de isire analogica pînă sunt adusi si cei 4 biti mai semnificativi]

27F / 2FF ... scrierea celor 4 biti mai semnificativi ai CDA
[se seteaza VAL8 care valideaza scrierea in 4 CBB tip D grupate
in registrul tampon celor octetului mai putin semnificativ al celor 4
biti mai semnificativi ai CDA , nefigurat in schema alaturata.]

3. Conversia A-D - este de tipul cu aproximari succesive. Pentru simplificarea logicii de comanda si reducerea numarului de etape intermediare ale conversiei pe N biti la N (aici $N = 12 = 4 + 8$), s-a recurs la o implementare secentiala (cu CBB ale registrului de aproximari succesive) cu reactie combinationala (cu PROM bipolar) astfel ca, orice aproximare intermediara, disponibila ca data de iesire din PROM, constituie partea mai putin semnificativa a adresei urmatoarei aproximari, adresă la care cel mai semnificativ bit este semnul (obtinut cu comparatorul rapid LM311, pozitia U6) diferentei dintre precedenta aproximare, mai grosiera, si semnalul ANALOG COMUN, obtinut la iesirea MUX analogice (nefigurate in schema). Considerand doar primii 4 biti, mai semnificativi, la adresa binara x0000, prima dupa reset, PROM U8, de 4 biti, contine data binara 1000. Convertorul DA din reactia CAD furnizeaza acest semnal analogic de mijloc de scala la U6, spre a fi comparat cu ANALOG COMUN. Daca, de exemplu, ANALOG COMUN e mai mare, iesirea U6 trece spre valoarea alimentarii pozitive (+12V) a comparatorului, digitalizata si inversata de 74S04, pozitia U12E. Deci noua adresa este 01000, la care trebuie sa fie inscrisa noua aproximare cu 4 biti, 1100.

Daca CDA va avea acum iesirea peste ANALOG COMUN, noua adresa va fi 11100, unde e inscrisa data 1010.

Daca CDA va avea acum iesirea sub ANALOG COMUN, noua adresa va fi 01010, unde e inscrisa data 1011, care se retine ca formand primii 4 biti ai aproximarii CAD. Cu linii de adresa, 4 legate la date si a 5-a la U12E, rezulta ca se pot adresa doar $2^5 = 32$ din cele $2^8 = 256$ locatii ale PROM U8 si anume primele, intrucat celelalte 8 - (4+1) = 3 linii de adresa sunt legate la masa, adica sunt "0".

Distinctia "vechi-nou" si "inainte-acum-ulterior" e specifica functionarii secentiale a circuitelor, cu tactul VAL6.

Similar are loc aproximarea succesiva cu cei 8 biti mai putin semnificativi.

4. Conversia D-A - este asigurata de un CAD de 12 biti tip "Analog Devices" - AD7541, similar cu cel utilizat in reactia CAD cu aproximari succesive.

5. Programul de emulare a unui osciloscop cu memorie, scris in Turbo - BASIC este prezentat mai jos :

- adresele placii incep cu $278 \quad 16 = 632 \quad 10$
- se inscrie la baza ecranului un marcatj aproximativ al scarii de frecvente
- se comanda saltul la sub-rutina (550) de conversie A - D (cu cele doua bucle, pentru aproximarea primilor 4 si apoi a ultimilor 8 biti ai conversiei)

- se asambleaza valoarea D a aproximarii
- se filtreaza zgomotele acceptând doar modificările mai mari decât un prag ale coordonatelor de afisare
- se comanda clăpîrea rosu - verde a punctului curent al afisării
- imaginea se inscrie fie prin puncte, deviate sporadic de zgomotele proprii PADD, dar aglomerate în jurul valorilor medii, fie prin comanda de trasare a liniilor spectrale (tastare "5" de la claviatura)
- la tastarea "1" de la claviatura, programul se încheie cu revenirea în Turbo - BASIC
- la tastarea "3" de la claviatura, ecranul se sterge, pentru trasarea unui alt spectru

```

10      CLS : PORT = 632: SCREEN 7:
200     COLOR 4: LOCATE 4, 1: PRINT "SPECTRU": COLOR 3
          LOCATE 21, 6: PRINT "|": LOCATE 21, 21: PRINT "|"
          LOCATE 21, 36: PRINT "|": COLOR 3
          LOCATE 23, 6: PRINT "0": LOCATE 23, 18: PRINT "100kHz"
          LOCATE 23, 33: PRINT "200kHz"
          Y = 0: X = 0
          A$ = INKEY$: IF A$ = "" THEN 410
410    FOR CHANNEL = 0 TO 1
420    GOSUB 550
430    B = INP(PORT + 2)
440    C = INP(PORT + 1)
450    D = (B - 16 * (INT(B / 16))) * 256 + C
455    IF CHANNEL = 0 THEN X1 = INT(320 * D / 4095)
457    IF CHANNEL = 1 THEN Y1 = INT(800 * (D - 2047) / 4095)
460    SCREEN 7: N = 0
465    COLOR 2
470    NEXT CHANNEL
        IF ABS(Y - Y1) > 20 THEN 480
        IF X > X1 THEN 480
        IF ABS(X - X1) > 40 THEN 480
        COLOR 6
471    IF N > 100 THEN 473
        N = N + 1
        LINE (X1, 150 - Y1)-(X1, 150 - Y1)
        GOTO 471
473    COLOR 2
475    LINE (X1, 150 - Y1)-(X1, 150 - Y1)
480    Y = Y1: X = X1
483    A$ = INKEY$: IF A$ = "1" THEN 700
        IF A$ = "3" THEN 800
        IF A$ = "5" THEN 900
485    GOTO 410
550    OUT PORT + 3, 0
560    OUT PORT + 0, CHANNEL
570    FOR I = 1 TO 5: A = INP(PORT + 4): NEXT I
580    FOR I = 1 TO 9: A = INP(PORT + 5): NEXT I
590    RETURN
700    SYSTEM
800    CLS : GOTO 200
900    LINE (X1, 150)-(X1, 150 - Y1): GOTO 410

```